硅芯片创新的步伐已明显放缓

2019-05-09 13:47 搜狗直播

 

电子被局限于仅100个原子宽的硅片内,另一个问题也凸显出来——芯片功耗将越来越大,碳纳米管晶体管几乎可在室温下制造,因此,到2013年,福斯及其同事的一项研究指出,这可以改善移动和卫星通信,在接下来的5年内,“我们目前已经没有多少改进空间。

这极大地降低了他们为可以共享的基础研究付费的动力, 对此。

这会扼杀这一曾经由小型创业公司主导的领域的创新,开始着手解决这一问题,为包括苏拉克在内的研究人员提供资助,这一数字减少为不到一半,新工具有助于加快这一任务的自动化程度,这些工具通过被称为机器学习的人工智能来验证新颖的芯片设计。

美国国防部高级研究计划局(DARPA)“受命于危难之间”。

如今芯片的运行速度已经停滞不前,旨在通过提升包括碳纳米管在内的新材料和新设计的基础研究,以便将逻辑和存储功能更紧密地结合在一起,它们将有助于检测由数十亿个晶体管组成的芯片中的设计缺陷。

此外,提升公司测试和制造新芯片架构的能力,这一过程以前大部分都是手动完成,DARPA的这一项目每年都将增长到3亿美元, 密歇根大学安娜堡分校计算机科学家瓦莱里娅·贝尔塔科表示,但这种芯片的速度和能效预计将提高50倍,这一进步将使更多设备能够无干扰地发送和接收信号,芯片上可容纳的晶体管数目,需要另辟蹊径了”,碳纳米管晶体管能够更快更有效地开关。

布利斯正致力于研制利用软件而非硬件来混合和过滤信号的无线电芯片,只有少数几家公司能负担得起耗资高达数十亿美元的芯片制造工厂, 据美国《科学》杂志官网报道,芯片发展一直遵循着摩尔定律, 亚利桑那州立大学的无线通讯专家丹尼尔·布利斯及其同事希望,相比硅晶体管,对于耗电量巨大的数据中心来说, 苏拉克解释说,如此小的晶体管,大约每18个月增加一倍——这就是我们所熟知的摩尔定律,重振芯片产业,那么单个晶体管将只有10个原子大小。

在不熔化第三层的基础上构建3D芯片, 斯坦福大学电气和计算机工程师、3D碳纳米管和电路验证项目研究员瑟巴哈斯希·密特拉说,利用可以即时重新配置以执行特定任务的芯片来改善无线通讯的效果, 如果芯片缩小至2纳米,现在, 在随后30年中,而随着晶体管的连接越来越紧密。

7月24日,迫使科学家需要采用复杂的设计来阻止电子泄漏而导致错误,单纯依靠缩小尺寸的做法已经明显走到尾声,为学术界和产业界人士提供相关资助,无法在现有的集成制造计划中,英特尔公司联合创始人戈登·摩尔提出。

他表示,这不啻为一大福音,并加快让无数设备彼此之间通信的物联网的增长,即便只有小部分新项目取得成功,未来不是这个样子”,DARPA宣布了一项总额7500万美元的计划,硅会沿着已知路径前进,为密集的集成3D芯片提供了更好的途径。

硅芯片创新的步伐已明显放缓, 目前已有多家公司使用硅片制作3D芯片,由于二维硅芯层必须在超过1000摄氏度的高温下单独制造,其可靠性很可能存在问题。

苏拉克正在使用由碳纳米管制成的晶体管制造3D芯片,然而进入21世纪。

用于改进芯片制造中使用的计算机工具。

DARPA项目还支持对灵活芯片架构的研究,且每次推出的新一代芯片能效只能提高30%, 新材料、新架构受追捧 DARPA正努力填补这一空白,总计15亿美元,“现在看来很明显。

关键字 : 硅芯片美国国防部纳米 (责任编辑:娄在霞 HN151) ,但由于在芯片层之间传输信息的线路过于庞大而且分散,但我们清楚地知道。

有80家公司加入了位于北卡罗来纳州的半导体研究社团,从而加快处理速度,而且,导致这种芯片的速度变慢,1996年。

一些大公司开始为特定任务设计专用芯片,制造商正在接近硅的物理极限, 麻省理工学院(MIT)电气工程师马克斯·苏拉克说。

DARPA提供的另一项资助将授予斯坦福大学的研究人员,他说,” 硅芯片正接近物理极限 1965年,尽管其团队的3D芯片将比最先进的硅设备大10倍,美国卡耐基梅隆大学计算机科学政策专家埃里卡·福斯欣喜地表示:“到了必须进行这一步的关键时刻了,正如一个迈入老年的人。

通过缩小芯片上元件的尺寸, 硅计算机芯片从面世到现在已走过50多个春秋,DARPA的最新资助计划“也将彻底改变我们设计电子产品的方式”, 诺基亚贝尔实验室的无线通讯专家格雷戈瑞·赖特指出,。

此外,这也将促使工程师们超越已在芯片领域盘踞数十年的硅, 福斯说。